Memoria SRAM (SINCRONA)

                             

Tradicionalmente, la memoria dinámica de acceso aleatorio DRAM tenía una interfaz asíncrona, lo que significaba que el cambio de estado de la memoria se efectúa en un cierto tiempo (marcado por las características de la memoria) desde que cambian sus entradas. En cambio, en las SDRAM el cambio de estado tiene lugar en un momento señalado por una señal de reloj y, por lo tanto, está sincronizada con el bus de sistema del ordenador.

El reloj también permite controlar una máquina de estados finitos interna que controla la función de "pipeline" de las instrucciones de entrada. Esto permite que el chip tenga un patrón de operación más complejo que la DRAM asíncrona, que no tiene una interfaz de sincronización.

El método de segmentación (pipeline) significa que el chip puede aceptar una nueva instrucción antes de que haya terminado de procesar la anterior. En una escritura de datos, el comando "escribir" puede ser seguido inmediatamente por otra instrucción, sin esperar a que los datos se escriban en la matriz de memoria. En una lectura, los datos solicitados aparecen después de un número fijo de pulsos de reloj tras la instrucción de lectura, durante los cuales se pueden enviar otras instrucciones adicionales. (Este retraso se llama latencia y es un parámetro importante a considerar cuando se compra una memoria SDRAM para un ordenador.)

Uso

Las memorias SDRAM son ampliamente utilizadas en los ordenadores, desde la original SDR SDRAM y las posterioresDDR, DDR2 y DDR3. Actualmente se está produciendo la DDR4 y se prevé que estará disponible en 2014. Las memorias SDRAM también están disponible en variedades registradas, para sistemas que requieren una mayor escalabilidad, comoservidores y estaciones de trabajo.

Características

Los módulos SDRAM tienen sus propias especificaciones de tiempo, que pueden ser más lentas que las de los chips en el módulo. Cuando los chips SDRAM de 100 MHz aparecieron por primera vez, algunos fabricantes vendían módulos "de 100 MHz" que no podían funcionar de forma fiable en esa frecuencia de reloj. En respuesta, Intel publicó el estándar PC100, que describe los requisitos y directrices para la producción de un módulo de memoria que puede funcionar de forma fiable a 100 MHz. Esta norma fue muy influyente, y el término "PC100" rápidamente se convirtió en un identificador común para módulos SDRAM de 100 MHz, y los módulos son ahora comúnmente designados como "PC"-número (PC66, PC100 o PC133 - aunque el significado actual de los números ha cambiado).

Latencia

Ocho circuitos integrados SDRAM en un módulo DIMM SDR SDRAMPC100.

La latencia SDRAM no es intrínsecamente inferior (más rápido) que la DRAM asíncrona. De hecho, las primeras memorias SDRAM eran algo más lentas que las BEDO-DRAM debido a la lógica adicional. Los beneficios del buffer interno de las SDRAM provienen de su capacidad para intercalar las operaciones en los bancos múltiples de la memoria, lo que aumenta el ancho de banda efectivo.

Obsolescencia

Existen varios límites en el rendimiento de la DRAM. El más conocido es el tiempo de ciclo de lectura, esto es el tiempo entre las sucesivas operaciones de lectura a una fila abierta. Este tiempo se redujo de 10 ns en las SDRAM de 100 MHz a 5 ns en las DDR-400, pero se ha mantenido relativamente sin cambios a través de las generaciones DDR2-800 y DDR3-1600. Sin embargo, al operar la circuitería de interfaz en múltiplos cada vez mayores de la tasa de lectura fundamental (con periodos cada vez más pequeños).

MEMORIA DRAM (ASINCRONA)

La memoria dinámica de acceso aleatorio (DRAM) es una forma simple de guardas datos en una computadora por un periodo corto de tiempo. La memoria sincrónica de acceso aleatorio (SDRAM) es igual a la DRAM con la excepción de que la DRAM es asincrónica. La memoria sincrónica de acceso aleatorio se mantiene sincronizada con el reloj de la computadora, lo que permite una mayor eficiencia para guardar y acceder a información en comparación con la memoria asincrónica DRAM.

Función de la DRAM

La memoria dinámica de acceso aleatorio usa un transistor para guardar información en un capacitor, pero el capacitor pierde la información cuando pierde su carga, a menos que sea recargado periódicamente. La recarga de los capacitores es la razón por la que la palabra "dinámica" se usa en el nombre de esta memoria. Una vez que los capacitores dejan de recibir carga, la información se pierde. La DRAM opera asíncronamente con el reloj de la computadora mandando instrucciones tan pronto como las recibe desde la interfaz del usuario en vez de esperar hasta sincronizarse con el sistema, como lo hace la SDRAM.

           PB SRAM (PIPELINE)

PB SRAM son las siglas de Pipeline Burst SRAM. Se llama 'pipeline' a una categoría de técnicas que proporcionan un proceso simultáneo, o en paralelo dentro de la computadora, y se refiere a las operaciones de solapamiento moviendo datos o instrucciones en una 'tuberia' conceptual con todas las fases del 'pipe' procesando simultáneamente. Por ejemplo, mientras una instrucción se está ejecutando, la computadora está decodificando la siguiente instrucción.

En procesadores vectoriales, pueden procesarse simultáneamente varios pasos de operaciones de coma flotante. La PB SRAM trabaja de esta forma y se mueve en velocidades de entre 4 y 8 nanosegundos.

Mas informacion en:

http://mundopc.net/dram-sincrona-sdram/
http://www.tecnologiahechapalabra.com/tecnologia/glosario_tecnico/articulo.asp?i=3428